安徽省高�！笆晃濉苯滩� 數(shù)字邏輯（第二版）
定 價：32 元
- 作者：張輝宜，丁剛
- 出版時間：2010/5/1
- ISBN：9787312026041
- 出 版 社：中國科學技術(shù)大學出版社
- 中圖法分類：TP331.2
- 頁碼：330
- 紙張：
- 版次：1
- 開本：16開
數(shù)字邏輯電路的分析和設(shè)計方法，主要內(nèi)容包括數(shù)字電路基本概念、數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)、邏輯函數(shù)的建立和化簡、基本門電路、組合邏輯電路的分析與設(shè)計、觸發(fā)器、時序邏輯電路的分析與設(shè)計、常用中規(guī)模邏輯器件的應(yīng)用、PLD邏輯器件、脈沖的產(chǎn)生與整形等，通過實例介紹了HDL語言及數(shù)字系統(tǒng)設(shè)計方法。
本教材內(nèi)容由淺入深，適用于高等院校計算機類專業(yè)“數(shù)字邏輯”課程，亦可供從事自動化、通信、儀器儀表等電子工程領(lǐng)域的科研和工程技術(shù)人員參考。
硬件描述語言HDL（Hardware Describe Language）是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。有別于一般的計算機程序設(shè)計語言（如：C語言、Pascal語言），HDL，用來描述硬件電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計者可以自頂向下（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化EDA（Electronics Design Automation）工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場可編程門陣列FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次（high-level-design）的方法已被廣泛采用。據(jù)統(tǒng)計，目前在美國硅谷約有90％以上的ASIC和FPGA采用硬件描述語言進行設(shè)計。
書單推薦
