定 價：45 元
叢書名：21世紀(jì)高等教育計算機(jī)規(guī)劃教材
- 作者：余立功 主編
- 出版時間：2015/8/1
- ISBN：9787115382412
- 出 版 社：人民郵電出版社
- 中圖法分類：TP302.2
- 頁碼：296
- 紙張：膠版紙
- 版次：1
- 開本：16開
《計算機(jī)邏輯設(shè)計》主要介紹計算機(jī)邏輯分析和設(shè)計的基本理論和方法，包括開關(guān)理論基礎(chǔ)、邏輯器件、組合邏輯的分析與設(shè)計方法、時序邏輯的分析與設(shè)計方法。全書淡化了具體芯片的功能，而強(qiáng)化了邏輯設(shè)計對于硬件構(gòu)成的作用。通過對EDA環(huán)境及語言的介紹，讀者能方便地對計算機(jī)邏輯設(shè)計進(jìn)行實(shí)踐操作。全書共分為9章，內(nèi)容包括：開關(guān)理論基礎(chǔ)、邏輯電路器件、邏輯函數(shù)優(yōu)化、組合邏輯的分析與設(shè)計、時序邏輯構(gòu)件、時序邏輯的分析與設(shè)計、綜合邏輯設(shè)計、邏輯設(shè)計的VHDL語言、邏輯設(shè)計環(huán)境及實(shí)例。
本書結(jié)合了作者多年的教學(xué)實(shí)踐經(jīng)驗(yàn)，吸取了國內(nèi)外有關(guān)名著、資料的精華，目標(biāo)明確，重點(diǎn)突出，與計算機(jī)專業(yè)相關(guān)課程銜接緊密。本書含有大量例題與習(xí)題，適合讀者邊學(xué)邊練。
本書可作為普通院校計算機(jī)及相關(guān)專業(yè)的計算機(jī)邏輯基礎(chǔ)（原數(shù)字電路）等課程的教材，也可作為相關(guān)行業(yè)從業(yè)人員的參考用書。
1.著重強(qiáng)化邏輯的分析與設(shè)計方法，側(cè)重使用EDA軟件進(jìn)行邏輯設(shè)計 2.加強(qiáng)硬件描述語言的應(yīng)用，并配合實(shí)例進(jìn)行設(shè)計介紹 3.加強(qiáng)當(dāng)前實(shí)際應(yīng)用中器件的介紹，而對過于陳舊的電子器件的介紹有所削弱 4.本書主要介紹計算機(jī)邏輯分析和設(shè)計的基本理論和方法，包括開關(guān)理論基礎(chǔ)、邏輯器件、組合邏輯的分析與設(shè)計方法、時序邏輯的分析與設(shè)計方法。淡化了具體芯片的功能，而強(qiáng)化了邏輯設(shè)計對于硬件構(gòu)成的作用。并通過對EDA環(huán)境及語言的介紹，使得讀者方便的對計算機(jī)邏輯設(shè)計進(jìn)行實(shí)踐操作。全書共分為9章，其內(nèi)容包括：開關(guān)理論基礎(chǔ)、邏輯電路器件、邏輯函數(shù)優(yōu)化、組合邏輯的分析與設(shè)計、時序邏輯構(gòu)件、時序邏輯的分析與設(shè)計、綜合邏輯設(shè)計、邏輯設(shè)計的VHDL語言、邏輯設(shè)計環(huán)境及實(shí)例。
余立功，南京理工大學(xué)計算機(jī)學(xué)院教師，主要研究軟件工程，多媒體信息處理，分布式系統(tǒng)與服務(wù)計算等課程。擔(dān)任校ACM/ICPC集訓(xùn)隊總教練。主要講授軟件工程項(xiàng)目管理、計算機(jī)邏輯設(shè)計等。
第1章 開關(guān)理論基礎(chǔ)
1.1 硬件技術(shù)概述
1.2 數(shù)制與編碼
1.2.1 進(jìn)制與二進(jìn)制
1.2.2 進(jìn)制間數(shù)值的相互轉(zhuǎn)換
1.2.3 二-十進(jìn)制碼
1.2.4 數(shù)的編碼
1.2.5 其他編碼
1.3 開關(guān)邏輯理論
1.3.1 基本邏輯運(yùn)算
1.3.2 復(fù)合邏輯運(yùn)算
1.3.3 基本定律和規(guī)則
1.3.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式
1.3.5 邏輯函數(shù)的等價轉(zhuǎn)換
1.4 小結(jié)
習(xí)題
第2章 邏輯電路元器件
2.1 晶體管開關(guān)原理
2.2 NMOS 邏輯門
2.3 CMOS 邏輯門
2.4 晶體管邏輯電路的性質(zhì)
2.4.1 邏輯電路的等效電阻
2.4.2 邏輯電路的傳輸特性
2.4.3 邏輯電路的動態(tài)性質(zhì)
2.4.4 邏輯電路的功耗性質(zhì)
2.4.5 邏輯電路的負(fù)載特性
2.5 緩沖器、傳輸門和三態(tài)門
2.6 正邏輯與負(fù)邏輯
2.7 7400系列標(biāo)準(zhǔn)芯片
2.8 可編程邏輯器件
2.8.1 可編程邏輯陣列（PLA）
2.8.2 可編程陣列邏輯 （PAL）
2.8.3 陣列的編程
2.8.4 復(fù)雜可編程邏輯器件（CPLD）
2.8.5 可編程邏輯器件（PLD）的實(shí)現(xiàn)
2.8.6 現(xiàn)場可編程門陣列（FPGA）
2.8.7 現(xiàn)場可編程門陣列（FPGA）的實(shí)現(xiàn)
2.9 定制芯片、標(biāo)準(zhǔn)單元和門陣列
2.10 小結(jié)
習(xí)題
第3章 邏輯函數(shù)優(yōu)化
3.1 公式法化簡
3.2 卡諾圖法化簡
3.2.1 卡諾圖的構(gòu)成
3.2.2 卡諾圖表示邏輯函數(shù)
3.2.3 卡諾圖上合并*小項(xiàng)
3.2.4 卡諾圖化簡邏輯函數(shù)
3.2.5 卡諾圖法與公式法
3.2.6 不完全確定的邏輯函數(shù)及其化簡
3.2.7 多輸出邏輯函數(shù)的化簡
3.3 列表法化簡
3.4 小結(jié)
習(xí)題
第4章 組合邏輯的分析與設(shè)計
4.1 小型組合邏輯的分析
4.2 小型組合邏輯的設(shè)計
4.3 邏輯運(yùn)算元件
4.3.1 多路選擇器
4.3.2 編碼器
4.3.3 譯碼器
4.3.4 碼型轉(zhuǎn)換器
4.4 算術(shù)運(yùn)算元件
4.4.1 加法器
4.4.2 加/減法器
4.4.3 比較器
4.4.4 乘法器
4.5 中型組合邏輯的分析與設(shè)計
4.6 小結(jié)
習(xí)題
第5章 時序邏輯元件
5.1 雙穩(wěn)態(tài)存儲單元
5.2 鎖存器
5.2.1 基本RS鎖存器
5.2.2 門控RS鎖存器
5.2.3 門控D 鎖存器
5.3 觸發(fā)器
5.3.1 主從D 觸發(fā)器
5.3.2 主從RS觸發(fā)器
5.3.3 邊沿觸發(fā)的D 觸發(fā)器
5.3.4 帶清零和置數(shù)信號的D 觸發(fā)器
5.3.5 T觸發(fā)器
5.3.6 JK觸發(fā)器
5.4 寄存器
5.4.1 移位寄存器
5.4.2 雙向移位寄存器
5.5 計數(shù)器
5.5.1 異步計數(shù)器
5.5.2 同步計數(shù)器
5.5.3 并行置數(shù)計數(shù)器
5.5.4 二-十進(jìn)制計數(shù)器
5.6 寄存器型計數(shù)器
5.6.1 環(huán)形計數(shù)器
5.6.2 扭環(huán)形計數(shù)器
5.7 小結(jié)
習(xí)題
第6章 時序邏輯分析與設(shè)計
6.1 同步時序邏輯的分析
6.1.1 小型同步時序邏輯分析實(shí)例
6.1.2 中型同步時序邏輯分析
6.2 時序邏輯元件的功能變換
6.3 同步時序邏輯的設(shè)計
6.3.1 小型同步時序邏輯設(shè)計實(shí)例
6.3.2 串行加法器的設(shè)計
6.3.3 計數(shù)器的設(shè)計
6.3.4 中型同步時序邏輯設(shè)計
6.3.5 狀態(tài)化簡
6.4 異步時序邏輯的分析
6.5 小結(jié)
習(xí)題
第7章 綜合邏輯設(shè)計
7.1 算法狀態(tài)機(jī)
7.2 算術(shù)邏輯單元結(jié)構(gòu)的設(shè)計
7.3 總線結(jié)構(gòu)的設(shè)計
7.4 存儲部件的設(shè)計
7.5 小結(jié)
習(xí)題
第8章 邏輯設(shè)計的VHDL語言
8.1 VHDL入門需掌握的基本知識
8.2 命名規(guī)則和注釋
8.3 對象及其說明、運(yùn)算和賦值
8.3.1 信號、變量和常量
8.3.2 數(shù)據(jù)類型
8.3.3 信號、變量和常量的說明
8.3.4 常用運(yùn)算符
8.3.5 賦值語句
8.4 if語句、case語句和process語句的使用
8.4.1 if 語句
8.4.2 process語句
8.4.3 case語句
8.5 設(shè)計實(shí)體
8.5.1 實(shí)體（entity）
8.5.2 結(jié)構(gòu)體（architecture）
8.6 層次結(jié)構(gòu)設(shè)計
8.6.1 component語句和port map語句
8.6.2 用層次結(jié)構(gòu)設(shè)計方法設(shè)計一個與或門
8.7 一個通用寄存器組的設(shè)計
8.7.1 設(shè)計要求
8.7.2 設(shè)計方案
8.7.3 設(shè)計實(shí)現(xiàn)
8.8 用VHDL語言設(shè)計硬件的幾點(diǎn)建議
8.9 小結(jié)
習(xí)題
第9章 邏輯設(shè)計環(huán)境及實(shí)例
9.1 在Quartus II 9.0中用原理圖實(shí)現(xiàn)的設(shè)計實(shí)例
9.1.1 基本門路設(shè)計
9.1.2 加法器設(shè)計
9.2 在Quartus II 9.0中用VHDL語言的設(shè)計實(shí)例
9.2.1 編碼器的設(shè)計
9.2.2 譯碼器的設(shè)計
9.2.3 寄存器的設(shè)計
9.2.4 計數(shù)器的設(shè)計
9.2.5 分頻器的設(shè)計
9.3 在Quartus II 9.0中的數(shù)字系統(tǒng)綜合設(shè)計實(shí)例
9.3.1 掃描數(shù)碼管顯示
9.3.2 交通燈控制器的設(shè)計實(shí)現(xiàn)
9.4 小結(jié)
書單推薦
