本書從教學和應(yīng)用的角度出發(fā)，以培養(yǎng)學生的設(shè)計和應(yīng)用開發(fā)能力為主線，系統(tǒng)地介紹EDA（Electronic Design Automation）技術(shù)概述、硬件描述語言VHDL、可編程邏輯器件、實驗開發(fā)系統(tǒng)、EDA技術(shù)實驗和工程中典型的綜合設(shè)計實例，有助于讀者比較全面地掌握使用EDA技術(shù)設(shè)計系統(tǒng)的方法，為今后從事相關(guān)領(lǐng)域工作打下良好基礎(chǔ)。
EDA技術(shù)是20世紀90年代初發(fā)展起來的現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。隨著電子技術(shù)的飛速發(fā)展，現(xiàn)代電子產(chǎn)品的性能進一步提高，集成化智能化程度越來越高，產(chǎn)品更新?lián)Q代的步伐也越來越快，而且正朝著功能多樣化、體積小型化、功耗最低化的方向迅速發(fā)展，所有這些，都離不開EDA技術(shù)的發(fā)展。隨著EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴大與深入，其在電子信息、通信、自動控制及計算機應(yīng)用等領(lǐng)域的重要性日益突出。
本書根據(jù)不斷發(fā)展的EDA技術(shù)以及編者多年的教學經(jīng)驗和工程實踐，在吸取多方經(jīng)驗的基礎(chǔ)上編寫完成。本書內(nèi)容新穎、重點突出、講解精練、強化實踐，結(jié)合案例化教學的優(yōu)點，引入了大量的實例，盡量做到用理論指導電子設(shè)計實踐，用設(shè)計實例驗證理論技術(shù)，實現(xiàn)理論與實踐的有機結(jié)合。
全書共有7章，第1章為EDA技術(shù)概述，介紹EDA技術(shù)的概念及發(fā)展，EDA技術(shù)的知識體系及特點。第2章為VHDL設(shè)計基礎(chǔ)，介紹VHDL程序的基本結(jié)構(gòu)，語言要素，常用語句。第3章為用VHDL程序?qū)崿F(xiàn)常用邏輯電路，介紹EDA技術(shù)在組合邏輯電路、時序邏輯電路、存儲器和狀態(tài)機設(shè)計中的應(yīng)用。第4章為大規(guī)�？删幊踢壿嬈骷�，介紹可編程邏輯器件的發(fā)展和分類、CPLD/FPGA的基本結(jié)構(gòu)和工作原理。第5章為EDA實驗開發(fā)系統(tǒng)及應(yīng)用，介紹GW48型EDA實驗開發(fā)系統(tǒng)、QuartusⅡ軟件的安裝和基本操作流程。第6章為EDA技術(shù)實驗，通過本章提供的10個基本實驗，讀者可以很好地掌握EDA技術(shù)。第7章為EDA技術(shù)綜合應(yīng)用及實訓，讀者可以通過本章的案例，進一步掌握數(shù)字系統(tǒng)的EDA設(shè)計方法，為復雜系統(tǒng)的設(shè)計打下堅實的基礎(chǔ)。
本書由遼寧科技學院周振超、沈陽工學院馮暖擔任主編，劉震、王曉光、樊愛龍任副主編。其中，馮暖編寫了第1章和第5章； 樊愛龍編寫了第2章； 劉震編寫了第3章、第6章的6.8~6.10節(jié)； 趙雙元編寫了第6章的6.1~6.7節(jié)； 周振超、王曉光編寫了第4章和第7章。全書由周振超統(tǒng)稿，由趙雙元主審。
本書的編寫與出版，得到了清華大學出版社的指導與支持； 書中還借鑒了許多學者和專家的著作及研究成果，在此一并表示衷心的感謝。
由于作者水平有限，書中難免存在錯誤和不妥之處，敬請廣大讀者批評指正。
編者
2014年10月
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)的概念及其發(fā)展
1.1.1 EDA技術(shù)的概念
1.1.2 EDA技術(shù)的發(fā)展史
1.1.3 EDA技術(shù)的發(fā)展趨勢
1.2 EDA技術(shù)的知識體系
1.3 EDA技術(shù)的特點
1.3.1 EDA技術(shù)的設(shè)計方法
1.3.2 EDA技術(shù)的開發(fā)流程
1.4 EDA技術(shù)的應(yīng)用
習題1
第2章 VHDL設(shè)計基礎(chǔ)
2.1 VHDL概述
2.1.1 常用硬件描述語言
2.1.2 VHDL的概況
2.1.3 VHDL的特點
2.2 VHDL程序基本結(jié)構(gòu)
2.2.1 VHDL程序框架
2.2.2 VHDL程序設(shè)計約定
2.2.3 實體
2.2.4 結(jié)構(gòu)體
2.2.5 庫
2.2.6 程序包
2.2.7 配置
2.3 VHDL語言要素
2.3.1 VHDL的文字規(guī)則
2.3.2 VHDL數(shù)據(jù)對象
2.3.3 VHDL數(shù)據(jù)類型
2.3.4 VHDL運算操作符
2.4 VHDL順序語句
2.4.1 賦值語句
2.4.2 轉(zhuǎn)向控制語句
2.4.3 等待語句
2.4.4 空操作語句
2.4.5 斷言語句
2.4.6 子程序調(diào)用語句
2.4.7 返回語句
2.5 VHDL并行語句
2.5.1 進程語句
2.5.2 塊語句
2.5.3 并行信號賦值語句
2.5.4 元件例化語句
2.5.5 生成語句
2.6 VHDL的屬性描述語句
2.6.1 數(shù)組的常用屬性
2.6.2 數(shù)據(jù)類型的常用屬性
2.6.3 信號屬性函數(shù)
2.7 VHDL語言的描述風格
2.7.1 行為描述
2.7.2 數(shù)據(jù)流描述
2.7.3 結(jié)構(gòu)描述
習題2
第3章 用VHDL程序?qū)崿F(xiàn)常用邏輯電路
3.1 組合邏輯電路設(shè)計
3.1.1 基本門電路
3.1.2 譯碼器
3.1.3 編碼器
3.1.4 7段碼譯碼器
3.1.5 數(shù)據(jù)選擇器
3.1.6 數(shù)值比較器
3.1.7 算術(shù)運算電路
3.1.8 三態(tài)門及總線緩沖器
3.2 時序邏輯電路設(shè)計
3.2.1 觸發(fā)器
3.2.2 鎖存器
3.2.3 寄存器和移位寄存器
3.2.4 計數(shù)器
3.2.5 分頻器
3.2.6 序列發(fā)生器和檢測器
3.3 存儲器設(shè)計
3.3.1 只讀存儲器ROM
3.3.2 隨機存儲器RAM
3.4 狀態(tài)機設(shè)計
3.4.1 Moore型狀態(tài)機
3.4.2 Mealy型狀態(tài)機
習題3
第4章 大規(guī)�？删幊踢壿嬈骷�
4.1 可編程邏輯器件概述
4.1.1 PLD的概念
4.1.2 PLD的發(fā)展歷程
4.1.3 PLD的分類
4.2 簡單可編程邏輯器件
4.2.1 PROM
4.2.2 PLA
4.2.3 PAL
4.2.4 GAL
4.3 復雜可編程邏輯器件（CPLD）
4.3.1 CPLD基本結(jié)構(gòu)
4.3.2 CPLD工作原理
4.4 現(xiàn)場可編程門陣列（FPGA）
4.4.1 FPGA基本結(jié)構(gòu)
4.4.2 FPGA工作原理
4.4.3 FPGA的配置
4.5 CPLD/FPGA的比較與選擇
4.5.1 CPLD/FPGA的性能比較
4.5.2 CPLD/FPGA的開發(fā)應(yīng)用選擇
習題4
第5章 EDA實驗開發(fā)系統(tǒng)及應(yīng)用
5.1 GW48型EDA實驗開發(fā)系統(tǒng)簡介
5.1.1 系統(tǒng)使用注意事項
5.1.2 硬件符號功能說明
5.1.3 開發(fā)系統(tǒng)的電路結(jié)構(gòu)
5.2 QuartusⅡ軟件的安裝
5.2.1 系統(tǒng)要求
5.2.2 安裝步驟
5.2.3 安裝許可證
5.3 QuartusⅡ的基本操作流程
5.3.1 QuartusⅡ的原理圖編輯輸入法
5.3.2 QuartusⅡ的文本編輯輸入法
5.3.3 QuartusⅡ的層次化設(shè)計方法
習題5
第6章 EDA技術(shù)實驗
6.1 EDA軟件的熟悉與使用
6.2 8位全加器的設(shè)計
6.3 組合邏輯電路設(shè)計
6.4 計數(shù)器的設(shè)計
6.5 觸發(fā)器功能的模擬實現(xiàn)
6.6 7段數(shù)碼顯示譯碼器設(shè)計
6.7 數(shù)控分頻器的設(shè)計
6.8 8位數(shù)碼掃描顯示電路設(shè)計
6.9 正負脈寬數(shù)控調(diào)制信號發(fā)生器的設(shè)計
6.10 6位十進制數(shù)字頻率計及設(shè)計
第7章 EDA技術(shù)綜合應(yīng)用及實訓
7.1 8位乘法器的設(shè)計
7.2 交通信號燈的設(shè)計
7.3 數(shù)字秒表的設(shè)計
7.4 序列檢測器的設(shè)計
7.5 彩燈控制器設(shè)計
7.6 數(shù)字鐘的設(shè)計
7.7 電子搶答器的設(shè)計
7.8 電梯控制系統(tǒng)的設(shè)計
7.9 出租車計費控制系統(tǒng)的設(shè)計
7.10 數(shù)字波形產(chǎn)生器設(shè)計
參考文獻
書單推薦
