![]() ![]() |
數(shù)字系統(tǒng)設(shè)計與Verilog HDL
本書根據(jù)電子信息類課程理論教學(xué)和實(shí)踐教學(xué)要求,以提高數(shù)字系統(tǒng)設(shè)計能力為目的,系統(tǒng)完整地闡述EDA技術(shù)、FPGA/CPLD器件、VerilogHDL語言和相關(guān)數(shù)字系統(tǒng)設(shè)計技術(shù)。全書以QuartusPrime、ModelSim軟件為工具,按”器件-軟件-語言-案例”為主線展開,內(nèi)容緊貼教學(xué)和科研實(shí)際,以可綜合的設(shè)計為重點(diǎn),通過諸多精選設(shè)計案例,闡述數(shù)字系統(tǒng)設(shè)計的方法與技術(shù),由淺入深介紹Verilog工程開發(fā)的知識與技能。全書案例豐富,富于啟發(fā)性,并全部基于目標(biāo)板進(jìn)行了驗證。
你還可能感興趣
我要評論
|