本書聚焦人工智能處理器硬件設(shè)計(jì)的算力瓶頸問題，介紹了神經(jīng)網(wǎng)絡(luò)處理內(nèi)核電路與系統(tǒng)的設(shè)計(jì)目標(biāo)、優(yōu)化技術(shù)、評價(jià)方式，以及應(yīng)用領(lǐng)域。全書共9章，以人工智能硬件芯片組織架構(gòu)的核心處理單位“卷積神經(jīng)網(wǎng)絡(luò)”在系統(tǒng)架構(gòu)層面的算力性能提升為目標(biāo)，在回顧了CPU、GPU和NPU等深度學(xué)習(xí)硬件處理器的基礎(chǔ)上，重點(diǎn)介紹主流的人工智能處理器的各種架構(gòu)優(yōu)化技術(shù)，包括并行計(jì)算、流圖理論、加速器設(shè)計(jì)、混合內(nèi)存與存內(nèi)計(jì)算、稀疏網(wǎng)絡(luò)管理，以及三維封裝處理技術(shù)，以業(yè)界公認(rèn)的測試集與方法為依據(jù)，展現(xiàn)不同架構(gòu)設(shè)計(jì)的處理器在功耗、性能及成本指標(biāo)等方面不同程度的提升，深入探討優(yōu)化整體硬件的各種方法。